[이코노미스트 정두용 기자] 삼성전자가 업계 최초로 ‘1Tb(테라비트) TLC(Triple Level Cell) 9세대 V낸드’ 양산을 시작했다고 23일 밝혔다. TLC는 하나의 셀(Cell)에 3비트(bit) 데이터를 기록할 수 있는 구조를 말한다.

삼성전자가 양산을 시작한 ‘1Tb TLC 9세대 V낸드’의 비트 밀도(Bit Density)는 이전 세대 대비 약 1.5배 높다. 비트 밀도는 단위 면적당 저장되는 비트(Bit)의 수를 말한다. 삼성전자는 이번 제품에 높은 비트 밀도를 적용하기 위해 ▲업계 최소 크기 셀 ▲최소 몰드(Mold) 두께를 구현했다.

삼성전자는 ‘더미 채널 홀’(Dummy Channel Hole) 제거 기술을 통해 셀 평면적을 줄였다. 셀의 크기를 줄이면서 생기는 간섭 현상을 제어하기 위해 ‘셀 간섭 회피 기술’과 ‘셀 수명 연장 기술’을 적용, 제품 품질과 신뢰성을 높였다는 설명이다. 더미 채널 홀은 셀 어레이(Cell Array)에서 플래인(Plane)을 구분하기 위해 만들어진 동작을 수행하지 않는 채널 홀을 말한다.

삼성전자의 ‘9세대 V낸드’는 더블 스택(Double Stack) 구조로 구현할 수 있는 최고 단수 제품이다. 회사 측은 “‘채널 홀 에칭’(Channel Hole Etching) 기술을 통해 한 번에 업계 최대 단수를 뚫는 공정 혁신을 이뤄 생산성 또한 향상됐다”고 전했다. 채널 홀 에칭은 몰드 층을 순차적으로 적층한 다음, 한 번에 전자가 이동하는 홀(채널 홀)을 만드는 기술이다. 적층 단수가 높아져 한 번에 많이 뚫을수록 생산효율 또한 증가한다.

‘9세대 V낸드’는 차세대 낸드플래시 인터페이스인 토글(Toggle) 5.1이 적용돼 8세대 V낸드 대비 33% 향상된 최대 3.2Gbps의 데이터 입출력 속도를 구현했다. 삼성전자는 이를 기반으로 PCIe 5.0 인터페이스를 지원하고 고성능 SSD 시장을 확대해 낸드플래시 기술 리더십을 공고히 할 계획이다.

PCIe는 컴퓨터 내부에서 다양한 부품들이 빠르고 정확하게 데이터를 주고받을 수 있도록 하는 기술 규격을 말한다. 삼성전자의 이번 양산품은 5세대((PCIe 5.0·기존 PCIe 4.0 대비 대역폭이 2배로 커진 32GT/s를 지원하는 차세대 PCIe 통신규격) 규격 조건을 충족한다는 게 회사 측 설명이다.

‘9세대 V낸드’는 저전력 설계 기술을 탑재, 이전 세대 제품 대비 소비 전력이 약 10% 개선됐다. 환경 경영을 강화하면서 에너지 비용 절감에 집중하는 고객에 최적의 솔루션이 될 수 있다고 삼성전자 측은 기대했다.

삼성전자는 ‘TLC 9세대 V낸드’에 이어 올 하반기 ‘QLC(Quad Level Cell·하나의 셀에 4bit 데이터를 기록할 수 있는 구조) 9세대 V낸드’도 양산할 예정이다. 이를 통해 AI 시대에 요구되는 고용량∙고성능 낸드플래시 개발 주도권 확보에 나설 방침이다.

허성회 삼성전자 메모리사업부 Flash개발실장(부사장)은 “낸드플래시 제품의 세대가 진화할수록 고용량∙고성능 제품에 대한 고객의 니즈가 높아지고 있어 극한의 기술 혁신을 통해 생산성과 제품 경쟁력을 높였다”며 “9세대 V낸드를 통해 AI 시대에 대응하는 초고속, 초고용량 SSD 시장을 선도해 나갈 것”이라고 강조했다.

ⓒ이코노미스트(https://economist.co.kr) '내일을 위한 경제뉴스 이코노미스트' 무단 전재 및 재배포 금지